

Plan de Trabajo del G1

TP1: Sistemas Electrónicos



ESCUELA TÉCNICA SUPERIOR DE INGENIEROS DE TELECOMUNICACIÓN

UNIVERSIDAD DE VALLADOLID

MÁSTER EN INGENIERÍA DE TELECOMUNICACIÓN

TALLER DE PROYECTOS 1: SISTEMAS ELECTRÓNICOS

BARRIGON GOMEZ, MIGUEL

MEDRANO PAREDES, MARIO

RUIZ DE LAS HERAS, CLARA

SANCHEZ VALENCIA, VICTOR

Semana	Actividad	Horas
1	Especificación del proyecto Definición de objetivos	4
2	Especificación del proyecto Estudio sistema	1
3	Diseño electrónico y captura esquemática Búsqueda de componentes Posicionado componentes Creación de nuevos componentes Documentación esquemático. Control de cambios Análisis consumo eléctrico Análisis disipación de potencia Rutado de conexiones Generación de listado de materiales (BOM)	7
4	Diseño electrónico y captura esquemática Búsqueda de componentes Posicionado componentes Creación de nuevos componentes Documentación esquemático. Control de cambios Análisis consumo eléctrico Análisis disipación de potencia Rutado de conexiones Generación de listado de materiales (BOM)	9,5
5	Diseño de la placa de circuito impreso Creación de huellas de nuevos componentes Posicionado de componentes Definición de borde y zonas de conectores Rutado de conexiones Planos de disipación térmica Planos de masa y otros Documentación: serigrafía. Control de cambios Documentación: acotaciones geométricas Generación de ficheros para el fabricante (gerber)	7,5
6	Diseño de la placa de circuito impreso Creación de huellas de nuevos componentes Posicionado de componentes Definición de borde y zonas de conectores Rutado de conexiones Planos de disipación térmica Planos de masa y otros Documentación: serigrafía. Control de cambios Documentación: acotaciones geométricas Generación de ficheros para el fabricante (gerber)	
7	Fabricación de la placa de circuito impreso Envío al fabricante Recepción y revisión Montaje de componentes	
8	Fabricación de la placa de circuito impreso Envío al fabricante Recepción y revisión Montaje de componentes	

9	Realización Firmware (uC/FPGA). Simulación y depuración Control de elementos hardware: drivers Verificación Programa principal. Especificaciones Documentación firmware. Control de cambios	
10	Realización Firmware (uC/FPGA). Simulación y depuración Control de elementos hardware: drivers Verificación Programa principal. Especificaciones Documentación firmware. Control de cambios	
11	Verificación hardware Verificación inicial Verificación firmware Resolución de problemas Análisis de prestaciones Montaje final. Piezas mecánicas	
12	Verificación hardware Verificación inicial Verificación firmware Resolución de problemas Análisis de prestaciones Montaje final. Piezas mecánicas	
13		
14		
15	Documentación Realización informe	
	TOTAL	

Diario

Semana 15/9-19/9

(Planificación: Definición de objetivos)

Durante esta semana se ha iniciado la asignatura de TP1-SE el martes 16 con una clase de 2h en la que se ha explicado la idea del proyecto, los contenidos de la asignatura y la forma de trabajo, además de todas las herramientas que se van a emplear. En la segunda sesión del día 19 de septiembre (1h) se ha terminado la introducción al proyecto con diferentes métodos de gestión de este. En esta sesión se han establecido los grupos de trabajo y se ha comenzado con la estimación temporal del proyecto con el método Gantt que se adjunta (1h).

Semana 22/9-26/9

(Planificación: Especificaciones del sistema)

El martes tuvimos 1h de clase donde conocimos las especificaciones hardware y como usar proteus, además de una hora donde Mario y Miguel empezaron con los diseños de las PBC's y Victor y Clara terminaron el diagrama Gantt (1h). El miércoles por la tarde Miguel dedicó tiempo extra en la realización de los esquemáticos del PCB2 (2h). En la clase del viernes continuamos con el desarrollo de los diseños de los esquemáticos de las PBC's (2.5h). En esta sesión se finalizaron los esquemáticos de las PCB1, PCB2 y PCB3, desarrollados por Mario, Miguel y Victor respectivamente. Clara comenzó el desarrollo de los esquemáticos correspondientes al PBC0.




Figura 1. PCB2 Hoja raíz 1

Plan de Trabajo del G1 de TP1: Sistemas Electrónicos




Figura 2. PCB2 Hoja raíz 2




Figura 3. PCB1 Hoja raíz 1

Plan de Trabajo del G1 de TP1: Sistemas Electrónicos




Figura 4. PCB1 Hoja raíz 2




Figura 5. PCB1 Hoja raíz 3

Plan de Trabajo del G1 de TP1: Sistemas Electrónicos

Universidad de Valladolid
Desarrollo Práctico de Sistemas Electrónicos



Bill Of Materials for Taller Proyectos 1. Datalogger

Design Title Taller Proyectos 1. Datalogger
Author VIMMAC TECH
Document Number 1
Revision 3
Board PCB3-Wireless
Design Created martes, 7 de octubre de 2025
Design Last Modified martes, 7 de octubre de 2025
Total Parts In Design 20

Notes

Precios sin IVA (21%), VAT not added

No incluyen gastos de envío, shipping costs not included

Algunos valores corresponden con la compra de 10 uds o más, Some values correspond to the purchase of 10 units or more.

**Fuera de stock, referencia DigiKey: AP3216ID

1 Modules					
Quantity	References	Value	PCB Package	Farnell code	Cost
1	M3	LAMBDA62-8D	LAMBDA628D	2988568	14,44€
Sub-totals:					14,44€
3 Capacitors					
Quantity	References	Value	PCB Package	Farnell code	Cost
1	C1	100nF	0805		0,168€
2	C2,C3		0805		
Sub-totals:					0,17€
2 Resistors					
Quantity	References	Value	PCB Package	Farnell code	Cost
1	R1	10k	0805		0,175€
1	R2	0R1	0805		0,0939€
Sub-totals:					0,27€
14 Miscellaneous					
Quantity	References	Value	PCB Package	Farnell code	Cost
10	3V3,GND,LBUSY,LCS,LDI01,LMISO,LRX,LSCK,LTX,MOSI	PIN	PIN		0€
1	ANT1		NULL		
2	J1,J2	M20-6102845	CONN-DIL40-ROUND	1569230	4,05€
1	L1		INDC3225X135		
Sub-totals:					8,10€
Totals:					22,98€

martes, 7 de octubre de 2025 19:36:55

Semana 06/9-12/10

(Planificación: análisis del consumo eléctrico)

El lunes tuvimos de nuevo una sesión de laboratorio, donde se enseñó como crear las huellas de los componentes y analizar el consumo eléctrico (1H). Además, continuamos realizando las huellas que se nos habían extraviado, actualizando el diagrama de Gantt y terminando con el Bill of Material (1 H).

Víctor actualizó el esquemático de la PCB3 debido a que íbamos a implementar una nueva antena con posibilidad de adaptación de impedancias con una red en forma de PI. Además, actualizó el BOM de la PCB3 con los nuevos componentes (0,5H).


El martes, Miguel y Mario continuaron con las PCBs. Se diseñaron y crearon las huellas faltantes y se finalizó el posicionamiento de todas las huellas para las cuatro placas de circuito impreso. Se diseñó la antena y se realizaron los cambios correspondientes en su esquemático. Víctor y Clara continuaron con la planificación, la documentación, el BOM y comenzaron a elaborar el análisis térmico y eléctrico.

Semana 13/10-19/10

(Planificación: análisis del consumo eléctrico)

El lunes tuvimos sesión de laboratorio, donde la primera sesión estuvimos aprendiendo sobre la PCB2 de sensores, su funcionamiento general, patillaje, consumos, o señales de calibración (1h). En la segunda parte de la sesión, Mario y Miguel finalizaron con las PCB que presentaron problemas anteriormente, mientras Víctor y Clara estuvieron con el análisis eléctrico de las PCB 0 y 1, además de con la actualización de la documentación, planificación y control de cambios (1H)

El miércoles, Miguel, finalizó las PCB's 2 y 3, además de hacer el rutado de conexiones de estas PCB (2h)



Durante la sesión del viernes en el laboratorio se nos indicó cambios que debíamos hacer sobre los esquemáticos y las PCB, y nos pusimos a realizar estos cambios. Actualizamos la documentación, se finalizaron las PCBs 0 y 1 y sus rutados de conexiones. También continuamos con el análisis eléctrico. (2h)

El domingo Víctor finalizó el análisis eléctrico de la PCB 1 Y 3 (1h).

Plan de Trabajo del G1 de TP1: Sistemas Electrónicos

Power Calculations					Thermal Analysis						
Components	Conditions	Voltage (V)	Currents (µA)	Power (W)	Components	Conditions	Power	Max Power	Theta_jar	Temperature (C°)	
MCP73831T-2QACI/OT	Charging		5	1500							
MCP1725-ADI E/SN	I _{in} = 0mA, V _{IN} = Note 1 V _{OUT} = 0.8V to 5.0V	5		220							
CY65213-28P-VXI	USB 2.0 FS, UART at 1-Mbps single channel, no GPIO switching at V _{CC} = 5 V, V _{CCIO} = 5 V	5		18							
	Does not include current through the pull-up resistor on USBDP in USB suspend mode, the D+ voltage can go up to a maximum of 3.8 V.	3,3		0							
				0							
LPC1112FD20/102 LPO BAT	Per supply pin	3,3	100000	0,33							

Semana 20/10-26/10
(Planificación: análisis del consumo eléctrico)

El lunes Víctor comenzó a redactar el inicio de la sección de planificación (0,5 h). El martes Víctor y Clara trabajaron en el análisis eléctrico y térmico de los componentes durante las 2 horas, finalizando el análisis eléctrico e iniciando el análisis térmico de la PCB 0. Mientras, Miguel trabajó en el modelado de la antena de la PCB3 mientras que Mario finalizaba el rutado de la PCB1. Además ambos corrigieron los errores señalados por el profesor, referentes al diseño de las PCBs.

El jueves Víctor finalizó la corrección de los ficheros BOM según las instrucciones del profesor (2h), pasando la información de los pdf a los BOM. Además Clara trabajó el análisis térmico de los componentes, finalizando el análisis térmico de las 4 PCBs (1h).

El viernes Miguel finalizó el modelado de la antena de la PCB3. Además Mario y Miguel finalizaron la elaboración de los ficheros gerber y en general de todos los ficheros asociados a la elaboración de los esquemáticos de las PCBs.

..	
Analisis Eléctrico y Térmico	analisis electrico
Ficheros Gerber	PDFs de las PCBs exportados y ficheros Gerber creados
Imagenes esquematicos y PCBs	PDFs de las PCBs exportados y ficheros Gerber creados
Project Backups	PDFs de las PCBs exportados y ficheros Gerber creados
DXFINFO.LOG	actualizado ficheros
TP1.bomt	Avances en PCB1 y PCB2
TP1DVC.LIB	Diagrama Gantt creado
TP1PKG.LIB	Add files via upload
TP1_G1.DO	Add files via upload
TP1_G1.EDF	Errores arreglados
TP1_G1.log	Errores arreglados
TP1_G1.pdsprj	Add files via upload
TP1_G1.pdsprj.SETI13.Invitado(pass user).workspace	PDFs de las PCBs exportados y ficheros Gerber creados
TP1_G1.sts	Errores arreglados
bestsave.rte	Errores arreglados

